Calibre product suite是由Mentor Graphics独立研发，针对DSM设计实体验证需求的完整解决方案。它提供了最有效及最为可靠的DRC/LVS/ERC解决方案，自96年迄今已获得国内外主要IC设计制造及设计服务公司的使用及肯定。如TSMC，UMC，CSM，IBM等知名Foundry都采用Calibre为客户Tape-out的验证依据及标准。

     ◇ 业界公认针对大型及复杂设计效能最高的阶层式（Hierarchica）验证工具。

     ◇ 任何的设计型态皆可使用单一的指令文件（Command File）,为使用最为简便的次世验证工具。

     ◇ 与先进工艺发展紧密的结合，满足最先进的工艺验证要求，如Antenna Check,Metal Density Check,Metal end-cap Check.

     ◇ Calibre RVE可将DRC/LVS/ERC错误信息进行布局图像及网表反标。可与各种环境紧密结合，如IC station,Virtuoso,Laker,SX9000等。

     ◇ 经世界各大Foundry认证，如TSMC，UMC，CSM皆使用Calibre作为标准验证工具，并提供标准DRC/LVS Command file供客户下载。

     1. Calibre能对大型及复杂的深亚微米设计实现效能最高的平面式和层次式（Hierarchical）版图验证；
     2. 对任何型态的设计（如门阵列、标准单元、全定制）Calibre皆可使用单一的指令文件（Command File）;

     3. 与先进工艺发展紧密的结合，Calibre能满足最先进的工艺验证要求，如天线规则检查（Antenna Check）、金属密度检查（Metal Density Check）和金属端口检查（Metal end-cap Check）;
     4. Calibre可将DRC/LVS/ERC的错误信息进行布局图像及网表反标，可与各种版图设计环境紧密结合；
     5. Calibre经世界各大Foundry认证，如TSMC、UMC、CSM皆使用之作为标准验证工具，并提供标准DRC/LVS/ERC的命令文件（Command file）供设计工程师下载；
     6. Calibre支持0.18μm、0.15μm、0.13μm等超深亚微米的设计验证；
     7. Calibre支持2.0G的随机存储器（RAM）超大设计验证；
     8. Calibre支持超过4.0G主频、64位的操作系统；

       ◇ ModelSim与语言无关，ASIC和FPGA设计者既可用VHDL又可用 Verilog仿真；

       ◇ ModelSim灵活多样的调试手段，可在设计的任意层次上进行调试，如波形比较，动画显示等高级调试；

       ◇ Seamless性能分析能分析仿真的瓶颈，提高仿真速度；

       ◇ Seamless代码覆盖功能，设计着能得到更好更快的测试矢量；

       ◇ Seamless互动式的软、硬件仿真器，用来缩短设计特别是嵌入式设计测试的周期。与PSP（处理器支持包）联合使用，提供完整的控制和可观测性的处理器寄存器设置；

       ◇ Eldo支持RF的深亚微米设计与仿真；

       ◇ Mentor Graphics的FPGA Advantage产品系列包是完整的、支持 Verilog和VHDL的FPGA设计流程，它包括：统一的用户设计界面、高层次的图形化系统设计输入、设计原码的动态调试、全局时钟和多时钟约束、向ASIC设计的代码转换、支持PC，Unix和Linux等多种工作平台。