Cadence公司的主要产品简介
- Incisive功能验证平台
Cadence Incisive 平台提供了最快最有效的方式检验大型复杂芯片。它确保你的产品符合规范，消除了开发过程中的生产力、可预测性和质量风险，从而能够及时推出没有缺陷的产品。
Incisive 功能验证平台提供了最快最有效率的方式检验大型复杂芯片，提供了全面的领先技术，并采用可靠的方法学、验证IP，以及对所有IEEE设计和验证语言标准的支持。
Incisive平台分为三个层级，为客户提供了专为特定验证复杂度级别度身定制的最佳解决方案。
Incisive企业
产品系列 |
Incisive 企业产品系列 面向由多类专家构成的SOC和系统开发团队，涵盖流程跨越了模块、芯片和系统级。 |
Incisive设计团队产品系列 |
Incisive 设计团队产品系列 适用于面临着越来越高的复杂性的RTL设计团队，他们需要验证流程的实质性改良，以满足进度和质量目标。 |
Incisive HDL
产品系列 |
Incisive 设计团队产品系列 适用于面临着越来越高的复杂性的RTL设计团队，他们需要验证流程的实质性改良，以满足进度和质量目标。 |
详细工具信息见： http://www.cadence.com.cn/fecn/product_incisive.php
- Encounter数字IC设计平台
Cadence Encounter平台是一个综合的RTL-to-GDSII流程，面向90纳米及以下级别的复杂和低功耗设计。
为了在有限的上市时间内推出具有创新性的产品，企业需要将宝贵的工程设计资源投入到最具价值的地方——实现其设计的差异化。Cadence Encounter 数字IC设计平台提供了纳米级SoC设计所需的全方位的技术，帮助逻辑设计和物理实现团队快速完成高质量的芯片。
Encounter技术最理想的对象
· 超过3M单元的复杂设计
· 极具挑战性的低功耗设计
· 65纳米/45纳米设计及其它成品率考量的设计
· 混合信号设计
作为一个综合的RTL-to-GDSII设计环境，Encounter平台提供了一个完整的流程——从RTL综合和测试设计，到芯片虚拟原型和分割，再到最终时序和制造收敛。它提供了最高质量的芯片（时序、面积、线路功耗）、精确验证、注重信号完整性的布线、以及对高级65纳米设计至关重要的最新成品率和低功耗设计能力。通过Encounter技术，你可以提高生产力、管理复杂性，并且让你的产品更快上市。
Encounter平台产品提供了L、XL和GXL三类。
详细工具信息见：http://www.cadence.com.cn/fecn/product_encounter.php
2. Virtuoso定制设计平台
Virtuoso是一个全面的系统，能够加速差异化定制芯片的精确设计。
个人消费电子和无线产品已经成为当今世界电子市场的主导力量。这些设备对于新功能和特性的无止境的要求促进了RF、模拟和混合信号应用设备的前所未有的发展。为创造满足该需求的新产品，IC设计师必须掌握精确的模拟数值——电压、电流、电荷，以及电阻与电容等参数值的持续比率。这就是企业采用定制设计的时候。
全定制设计在让性能最大化的同时实现了面积和功耗的最小化。尽管如此，它需要进行大量的手工作业，需要一批有着极高技能的特定的工程师。此外，定制模拟电路对于物理效应更为敏感，而这在新的纳米工艺节点上进一步得以加强。为简化设计定制IC的流程，并将其整合到终端产品中，半导体和系统公司需要精密的软件和流程方法，以达成迅速上市和迅速量产的目标。Cadence Virtuoso定制设计平台提供了极其迅速而保证芯片精确的方式，进行定制模拟、RF和混合信号IC的设计。
主要优点
· 通用数据库上的集成产品，解决了跨越各工艺节点的复杂设计要求
·自动化约束管理有助于维持流程内以及广泛分布于设计链内的设计意图
·高速全面的模拟引擎实现约束精炼
·全新的底层编辑器让设计团队可以在芯片实现之前探索多种设计结构
·新的版图布置技术和DFM相结合，提供了尽可能最佳、最具差异化的定制芯片
VIRTUOSO定制设计平台 L |
Virtuoso定制设计平台 L 提供了业界领先的设计系统的入门级配置 ，应用于完整的前端到后端模拟、RF、混合信号和定制数字设计。 |
VIRTUOSO定制设计平台 XL |
Virtuoso定制设计平台 XL 在L系列的基础上进行拓展，为终端用户提供了更高级别的设计辅助，包括普通设计任务、约束和原理图驱动的物理实现的5倍加速，以及其它方面的改良。 |
VIRTUOSO定制设计平台 GXL |
Virtuoso定制设计平台 GXL 包含了该平台设计和分析技术的最高级配置，包括拓展的物理设计能力和改进的模拟环境。 |
详细工具信息见：http://www.cadence.com.cn/fecn/product_virtuoso.php
3. Allegro系统互连设计平台
Cadence Allegro系统互连设计平台通过IC、封装和PCB之间的约束驱动的协同设计，实现降低成本并加速上市时间。
注意：SPB（Silicon-package-board）产品线目前已经包含在Allegro平台内，所有产品名已经变更。请核查pre-platform technologies reference grid 查看名字变更情况。
系统互连指的是信号、信号关联回路以及电源分配系统间的逻辑、物理和电气联接。设计团队在设计当今复杂设计的系统互连时，面临着前所未有的挑战。随着IC的集成度不断提高，芯片I/O和封装针数迅速增加，千兆赫速度的数据速率、还意味着极快的信号转换进入PCB及系统。与此同时，PCB平均面积正在缩小，而随着芯片晶体管数量的飙升，电源供应的需求大大提高。
要解决这些复杂问题，以及应对不断提高的上市时间压力，孤立地设计系统组件的传统方式已经不合时宜。实现复杂系统中可行的系统互连设计需要新一代的方法，让设计团队在跨越所有三个系统领域的系统互连设计中实现最高效率。
使用该平台的协同设计方法，工程师可以迅速优化I/O缓冲与IC、封装和PCB之间的系统互连，避免了硬件的重新投片，缩减了硬件成本和设计周期。约束驱动的Allegro流程包含了设计输入、信号完整性和物理PCB设计的高级功能。
从高速、高性能产品设计到日用品市场，Cadence提供了与现有技术的轻松集成，让你可以对现有设计流程进行实质性改良，通过更新和最合适的技术支持所有市场领域。而由于其拥有Cadence Encounter和Virtuoso平台的支持，Allegro协同设计方法能够实现有效的设计链结合。
Silicon design-in kits
除了为约束驱动的IC封装和高速PCB设计与分析提供业界主流技术外，Cadence还率先提出了芯片应用设计工具包的概念。芯片应用设计工具包加快了盈利时间，因为它们可以让IC公司缩短新设备的适应时间，而系统公司可以加速PCB系统设计周期。
详细工具信息见：http://www.cadence.com.cn/fecn/product_allegro.php
