公共EDA设计平台最新公告

        ALDEC HES硬件加速系统简介

        众所周知，现代整机系统核心是电子系统，其核心是芯片（包括FPGA/PLD/SoPC、ASIC、SoC等），所以整个整机系统包括电子系统的关键所在就是芯片的设计。能否及时并成功地开发出系统所需芯片直接影响系统是否能达到设计预期，芯片开发的周期决定了整个系统的面市周期，如何在最短的时间之内开发出最好的芯片将是实现“Time to Market”，实现利益最大化所必须解决的关键问题，这个观点在许多国内外的专家会议上得到了共同的认可，也得到了业内人士的高度重视。

        专家同时指出，随着电路设计在特征尺寸和复杂性方面日益发展，以及来自市场方面的压力，功能验证的重要性也不断提升。验证的复杂性和速度要求主要体现在设计规模的不断增大以及系统越来越复杂之上。仿真速度和功能验证是电子设计人员目前面临的主要挑战之一，为了使自己的产品在竞争中脱颖而出，人们正在将越来越多的功能集成进自己的产品，其中包括硬件设计以及大量的存储器，总体系统变得日益复杂。随着设计实现尺寸缩小、集成度提高，验证的复杂性也在大幅上升，测试向量的长度和数量也在增加。功能错误是造成设计失败并重新来过的首要原因，这对投资回报率和产品上市时间造成了不利和负面的影响。就ASIC设计设计来说，有60%需要至少两次重新流片，其中62%是由功能错误造成的。而对于FPGA/PLD系统设计来说，有90%需要至少数次重新对电路板进行修改，重复设计加工。而这其中最大的问题就在于在设计仿真验证阶段没有一套好的验证工具来对其实施有效的仿真验证及测试，传统的仿真验证存在有以下两个致命的缺点：

        1. 是速度上的。传统的纯HDL仿真器在速度上根本无法满足这方面的需求，就目前的设计而言运行一次仿真就需要几个小时、几天有时甚至更长，而在机器的运行过程之中设计师所能做的工作只能是等待，有时等到的结构是有问题的，需要修改后从新进行仿真，这样严重影响了工作的进程，造成了各方面的巨大浪费。

        2. 是功能上的。功能上的又分为两个方面：○1由于速度上的原因而造成了很多的功能无法测试到。在一些情况下，有些功能需要非常长的时间才能得到结果，这是纯HDL仿真器所无法覆盖的；○2针对于嵌入式系统设计而言，由于无法在设计的早期进行系统功能的软硬件协同验证而造成功能上的不满足或缺陷。

        这样，由于系统的核心出现了问题势必造成整个整机系统的功能不满足，从而因为修改或重复设计也会造成巨大的时间和投入（包括财力和物力）的浪费。更严重的是，如果设计中存在一些隐性的错误，人们将越来越难以发现造成错误的原因，而且日后更改以及重新生产的成本也是非常高昂的。

        随着这些问题的出现，因此提高仿真验证效率对缩短产品上市时间是关键一环。但是纯HDL仿真器的速度提高是有限的，根本无法解决日益突出的设计规模越来越大越复杂而开发周期急剧缩短以及功能验证不完备的矛盾。为了解决由此带来的问题和技术难题，提高个设计各阶段的验证水平，产品经理需要通过积极的态度，将仿真验证作为总体设计方法的一个有机组成部分加以解决。实现这一目标的最有效途径就是采用一种能够在不同要求和不同级别之间实现可扩展的验证方法。必须能够快速有效地实现芯片（包括FPGA/PLD、ASIC、SoC等）仿真验证及嵌入式系统软硬件协同验证。有必要指出的是，通过硬件辅助的或面向硬件的高性能验证解决方案对我们在系统级实现验证完备性具有关键性意义。现场仿真验证可以彻底避免昂贵的设计重转。采用硬件加速仿真技术和软硬件协同验证技术，其验证速度及处理能力能够充分满足在验证领域各方面的需求。ALDEC公司根据市场需求及时推出了硬件加速仿真系统——HES（硬件加速仿真），它的出现引发了EDA行业及芯片设计乃至整个电子系统设计行业的一次变革。

        硬件的运行速度要比软件的仿真模拟速度要快许多倍，ALDEC公司的HES正是利用这一原理，它采用具体的FPGA芯片来实现设计，而行为级的代码和测试向量部分仍让在HDL仿真器之中仿真，从而使仿真速度提高数十甚至是上千倍。HES板采用PCI总线（支持32位和64位PCI总线技术）在软件和硬件之间建立了桥，它可和任何软件仿真器一起可构成强大的IC验证系统，通过 DVM（Design verification manager）工具来协同两者之间的工作。DVM自动调用设计师指定的FPGA综合器与布局布线器来完成FPGA的配置工作，计师可以在感觉不到HES存在的情况下对设计进行仿真验证，当然只需要花以前仿真时间的数十甚至上千份之一即可。而且设计师完全根据需要把包括FPGA内部信号、变量在内的任何信号拖到波形观察器中进行观察分析。而HES上大量的存储器保证了现代系统级设计之中存储器的快速仿真验证。同时HES支持多板的协同工作，从而解决超大规模的设计仿真问题。目前单块HES板的最大可以支持1200万门的设计，多板联用可以对高达4800万门的设计进行验证。针对于团队设计HES板还可以实现网络上的团队协同设计。目前HES板有多种不同型号，包括Xilinx和Altera多种芯片的HES板。

        在当今的数字设计领域中，嵌入式系统设计已经成为了一个非常重要的分支。前面已经简要提到嵌入式系统严整的问题所在，下面再详细分析具体的原因。首先还是速度问题，嵌入式系统的仿真队速度的要求根深与普通的芯片设计，这一点是不言自明的，在此不再累述。除了速度的要求之外，更重要的是由于在该系统中包含了微处理器单元（MPU）和多种硬件外设，组合了软、硬件的功能，因而它可以在非常复杂的领域发挥重要的作用。传统的开发流程是典型的软硬件相互独立，分别开发，往往两者分别仿真验证时是没有问题的，但是当两者合到一起组成系统时就存在大量的问题。另外，由于软件设计的验证，特别是软/硬件的集成验证调试，必须等到物理原型生产出来以后进行。无论从软件人员或硬件开发者还是系统验证的观点来看，整个系统的验证存在着很多的问题：调试不方便，问题源头难以确定，无法在设计的早期发现软/硬件之间的接口与系统问题，必然存在着不可避免的验证反复，通常需要对系统进行重大修改，无限制的拉大设计周期与投入。因此，系统软件和硬件集成开发环境的统一化将是更好的解决方案。把HDL仿真加速、软件开发板和原型板有机结合到一起显然是嵌入式系统开发验证的一个最优集成环境，要比其他解决方案更加优越，同时也消除了其它方案的缺陷。

        利用HES的扩展功能，在HES的基础上增加一个具体的处理器芯片，如ARM，MIPS，Nios，NiosII，MicroBlaze等等，把带有处理器的PCB子板通过HES板上的扩展槽和实现硬件的PGFA相联接到一起，或干脆使用HES板上的FPGA芯片来实现处理器。这样系统级仿真验证的时候硬件部分就用HES板上的FPGA来实现（测试向量和不可实现模块仍用HDL软件仿真器进行仿真调试），软件程序部分则运行在物理CPU之上。

        在此环境之中使用同一个系统环境进行高性能的软/硬件系统协同验证，软件设计人员能够更早地介入设计，使软件和硬件开发成为并行的过程，从而及早发现并改正软/硬件接口及系统中的错误，缩短设计周期，减少投入。它的引入改变了传统的设计流程和方法，不需要CPU的仿真模型，软件程序和硬件部分都用HES板来实现。而对设计师来说软件调试和硬件仿真环境仍然是自己所熟悉的环境，不会有任何的不同，只是软件和硬件都是运行在真实的芯片之上，实际上在底层就是一个带有CPU的硬件样机来实现用户真正的系统，它可以完全放映、模拟系统的真实运行情况，是真正的软硬件实时验证环境；同时也就最大限度的提高了系统的仿真验证速度和灵活性。而且由于采用了软硬件系统同步开发、同步验证，因此传统开发流程之中为了仿真处理器外围设备而单独开发的测试向量将不再是必须完成的工作。在此系统之中，由于已经把处理器和外围设备作为了一个统一的系统来进行验证，则外围设备将都由处理器的软件来驱动，一举多得。

        由此可见HES为芯片设计包括嵌入式系统验证提供了一个高速、易于使用的加速解决方案，它集硬件仿真加速、系统级软硬件协同验证于一身，是一个性能极其强大的FPGA/ASIC以及SoC系统加速验证环境。它很好地解决了现代芯片设计之中验证难点，加大加快了开发验证速度（验证速度是原由软件系统的几十乃至上千倍），同时可以实现“一次成功”的现代设计理念。设计师可以很方便的把此完整的设计加速仿真验证解决方案有机的融入到已有的设计流程之中，使其得到充分利用，快速地进行各种芯片及嵌入式系统的设计的仿真验证，从而保证了整个系统快速无反复的完成，既提高了时效，又节省了人力物力，使得用户可以在第一时间把产品推出。

附：Celoxica软件无线电解开发决方案（PPT）