| 
Cover软处理器的软硬件协同验证系统
Cover是软硬件协同验证平台，可使软硬件设计工程师并行进行同一结构设计，软件可以以硬件的速度运行，从而使设计效率达到最大化，极大缩短产品到市场的周期。Cover 的引入是嵌入系统设计领域的革命性进展，它是HES硬件仿真系统在嵌入式系统，尤其是软处理器的开发中的终极应用，它的出现大大提高了软处理器嵌入式系统的开发效率。
为了进军嵌入式设计领域，满足日益扩大的SoC设计的市场需求，FPGA供应商都在较为先进的FPGA中嵌入了一些嵌入式处理器，尤其是软处理器的应用使得FPGA在SoC设计之中占有一席之地，如Xilinx的FPGA中就带有MicroBlaze软处理器内核，Altera的FPGA中则嵌入了Nois及NoisII软核。FPGA厂商一方面正在积极大力发展其带软处理器的FPGA器件，而另一方面业内又缺少专业的此类开发工具。ALDEC公司顺应市场需要，适时推出了业内唯一的针对于软处理器的嵌入式软硬件协同开发工具Cover。
如果纯粹采用HDL仿真器对设计进行仿真验证，则HDL仿真器在承载硬件HDL设计的同时，又要完成软处理器核的模拟工作，而HDL仿真器对于处理器的模拟其速度是非常慢的，效率低下。利用HES进行验证时，HES中运行的是具体的IC/FPGA硬件设计（详见HES介绍）；而在Cover中HES不再作为HDL设计的具体实现器件，而是作为软处理器核的载体。Cover将处理器放入硬件加速仿真系统板中，从而把软件仿真器解放出来，专做设计中RTL部分的仿真和执行测试向量部分。它可以使软件设计师在设计的初期阶段就进入到系统级验证之中，而不必等到一切硬件出来之后再去验证软件，并使软件开发者以真实硬件运行的速度进行处理器的调试和验证。
通过在Active-HDL之中集成一个叫做CoVer（由ALDEC提供）的软件，设计师即可实现软硬件的协同验证，而处理器与外设交互所必需的总线模型等均由CoVer软件给出，这样运行在系统板上的处理器与在Active HDL软件仿真器中的HDL设计即可同步运行，进行RTL代码与处理器同步仿真。设计者可以通过CoVer软件提供的软件调试环境来执行（调试）具体的软件代码指令，同时在Active-HDL仿真器中对HDL代码进行仿真调试，两者可以完全交互运行并实现统一的调试环境。这样CoVer就提供了完整的软硬件协同验证环境，工程师可以在以硬件速度对设计进行实时仿真的同时，可随时进入HDL仿真器进行设计探测和错误的修正。它统一了软硬件开发过程，为软件设计师和硬件设计师提供了一个统一的开发平台，最小化了软处理器核的嵌入系统设计开发周期。目前Cover系统支持MicroBlaze、Nois及NoisII等多种软处理器核。支持Windows 2000/XP/NT等操作平台。
Cover系统主要包含以下几个部分：
Active-HDL FPGA/PLD完整开发环境（参见Active-HDL相关部分）
HES硬件仿真器（参见HES相关部分）
支持MicroBlaze 、Nois及NoisII等软处理器
CoVer 管理工具：
完全集成与Active-HDL之中，达到HDL和C软件的完全统一
与Xilinx软件调试环境 GDB接口
与Altera软件调试环境 GDB接口
嵌入了C语言编译器GCC
集成了IBM OPB总线模型
欢迎您对该软件给予评论 [ 发表评论 ]
[ 查看留言 ]
|
