时间： 2008年4月29日星期二9：30AM ～ 15：30PM
地点： 国家集成电路设计深圳产业化基地福田设计园培训教室
          深圳市福田区天安数码城科技创业园大厦A 座307室（香密湖路和深南大道交界）
主办： 国家集成电路设计深圳产业化基地福田设计园
            深圳集成电路设计创业发展有限公司
            Cadence设计系统公司
            莎益博设计系统商贸（上海）有限公司
讲座费用：免费（午餐自理）
参加人员：板级设计部门经理和工程师
联系人：杨小姐 电话：86-755-26972628      传真：86-755-26984848
              Email：yanghn@sziccs.com（杨小姐）或horacesu@cybernet.sh.cn (苏经理)

研讨会简介：

     国家集成电路设计深圳产业化基地福田设计园和深圳集成电路设计创业发展有限公司，诚邀阁下出席Cadence Allegro设计流程技术和Allegro PCB 16.0新功能新技术研讨会。本次技术讲座由国家集成电路设计深圳产业化基地福田设计园、深圳集成电路设计创业发展有限公司和全球领先的电子设计自动化(EDA)公司 – Cadence公司及其指定代理商莎益博设计系统商贸（上海）有限公司（Cybernet）联合举办。

技术亮点：
     全球电子设计创新领先企业Cadence设计系统公司发布了Cadence Allegro系统互连设计平台(SPB16.0)，向IC、封装和板级设计领域的设计团队提供了新的设计技术， 提升了软件的易使用性、企业生产率和团队协作能力，从而为PCB设计工程师树立了全新的应用典范。最新发布的SPB16.0平台，推出了层次布线规划和全局布线等领先技术，大大提升了基于规则驱动的PCB设计能力。通过新的模式和使用性能的加强， 该平台为业界人士提供了更好的使用便利。讲座会将探讨、建立、完善适合于用户的板级设计流程，以及如何最高效地发挥其作用。

研讨会内容如下：
Allegro设计流程
       如何使用Cadence Allegro PCB来完成一个完整的设计流程，内容包括从设计意图（原理图级）开始到PCB生产数据输出的全部过程。听讲者将体验到Allegro在元器件的选择、原理图输入和PCB设计等方面的简单实用的优点。在此设计流程的学习研讨中，听讲者将学到通过规则管理器建立和管理复杂的电气约束规则的技能。涵盖内容包括：

1. 创建和设置一个设计项目
2. 选择元器件，输入原理图和建立关键的电气规则
3. 网络表输出, 设计规则检查，BOM生成和其他操作
4. 建立PCB设计，布局布线
5. 执行布线后处理及制作相关生产输出文件

Allegro PCB 16.0新功能新技术
       Allegro PCB 16.0在约束驱动流程中如何提高其易用性、生产协作能力、扩展性及准确性。模板、色彩及视觉优化等功能的增加，将PCB板物理间距的约束整合在加强的约束管理器中，使其成为在整个PCB平台产品中管理所有约束和属性的工具。物理和间距的约束移植到约束管理器中以后，使约束和属性管理实现了统一和连贯，便于管理PCB板所有的属性。

1. 易用的用户界面，包括显示和命令结构
2. 重新设计的颜色和视觉图形界面，包括全局以及覆铜的透明度选择
3. 增强的基于OpenGL引擎的图形系统
4. 首先选择数据库对象，然后操作命令的关联操作
5. 物理和间距约束成为约束管理器中的一部分
6. 新的自动及交互扇出
7. 其他的PCB Editor方面的增强

日程安排：
       9:00-9:30 会议签到 
       9:30-9:40  领导致词
       9:40-12:00? Allegro 设计流程介绍
       12:00-13:30 午餐
       13:30-15:30 Allegro 16.0 UPGRADE

座位有限，欢迎预先报名！