全球领先的电子设计自动化(EDA)公司 – Cadence公司, 诚邀阁下出席和深圳集成电路设计产业化基地管理中心联合举办的验证方法学和硬件仿真前沿技术研讨会。
籍此良机, Cadence公司美国资深验证专家将与您交流验证流程和硬件仿真器使用的最新方法学, 同时我们特别从美国总部将最先进的硬件加速器设备运抵深圳，您将有机会体验全球最先进的加速方法给您在生产力上带来的极大提高。 相信本次研讨会定会使您有所收获!
技术亮点：
验证在大规模IC设计中的作用无需更多强调。配合业界的需求，各EDA厂商在前端功能验证流程上投入了大量的研发力量，引进了新的语言标准，完善了验证方法学，提高了验证的效率，并整合了各验证工具成为一体化平台。在验证平台的构建中，非常引人注目的就是硬件仿真器。经过近二十年的不断完善和技术融合，硬件仿真器不但在欧美日的IC设计厂商中得到了广泛地应用，在亚太等新兴IC设计重镇中也得到了相当的关注并得到了越来越多的采用。硬件仿真器和我们熟悉的FPGA原型的区别到底是什么，它所能提供的验证效率应该如何得到充分的发挥，它将如何更无缝地融合到现在和将来的IC设计验证流程中，我们的讲座将回答这些问题。我们将提供应用实例及现场演示。事实上，即使是完成相似的设计，由于各自的设计经验，IP积累，设计阶段，验证的侧重等的影响，没有两家公司的验证方法和硬件仿真器的使用方法是完全一致的。我们非常乐意和大家一起探讨、建立、完善适合于你们的验证流程并讨论使用硬件仿真器的方法，以及如何最高效地发挥其作用。
时间：2008年4月25日 星期五（9:00-13:00）
地点：深圳集成电路设计产业化基地管理中心培训教室
地址：深圳市高新中区科技中二路软件园一期四号楼六层
参加人员：大规模集成电路设计和验证技术经理
日程安排：
9:00-9:30 会议签到
9:30-9:40 深圳集成电路设计产业化基地管理中心领导致词
9:40-9:50 介绍Cadence与深圳集成电路设计园共同支持用户的模式
9:50-11:00 介绍如何正确使用硬件仿真器提高验证效率
11:00-11:15 茶歇
11:15-11:55 HW Demo ( 演示：硬件仿真系统在ＳＯＣ设计验证中的应用 )
12:00-13:00 午餐 (Cadence提供)
座位有限，报名从速！
在线注册: http://www.cadence.com/events/cn/china_registration/index.aspx?event_id=27&event_code=25 或联系 Cadence客户经理。谢谢！
