新闻中心

在线调查

在线调查

当前所在位置首页 > 新闻中心 > 行业新闻

新思科技SYNOPSYS推出新一代实体设计解决方案

来源:TOM科技 作者: 发布时间:2005-03-29 浏览量:
  3月15日,全球半导体设计软件领导厂商新思科技Synopsys, Inc.今天推出新一代实体设计解决方案Galaxy? IC Compiler。包括Agere Systems、ARM等早期使用的客户都认可此产品。IC Compiler整合以往各自的独立作业,进一步提升新一代的实体设计解决方案。这是第一款将实体合成、时脉树合成、绕线、良率最佳化与验收相关性整合的实体设计解决方案,实现优异的设计效能并大幅改善生产力。IC Compiler作为Synopsys Galaxy Design Platform的核心,成为从RTL到芯片制程互相密合的解决方案。   新思科技董事长兼首席执行官Aart de Geus指出:“IC Compiler的创新代表新思科技新一代的技术,有别于传统架构,新一代技术能一次解决多种设计问题,实际改善客户的产品成果、所需时间与结果成本的生产力。早期客户已成功地运用此新技术来解决今天在技术上所面临的疑难问题。”   ARM的工程副总裁Keith Clarke表示:“设计师的生产力与现成的设计效能是我们授权用户的重要考量因素。不仅如此,IC Compiler还能提供更佳的时脉速度与结果需时。我们认为凭借其一流的TrueVue视觉产生器、全面的侦错与分析能力以及先进的最佳化技术所创造出的无与伦比的效能表现,Synopsys已经胜出。”   科技巨轮飞快的前进再加上消费者导向市场的瞬息万变,使得结果与成本结果同样重要且彼此关系密切。于是需要系统化解决方案处理如此多变的环境,能针对RTL一直到芯片的制程,提供时序、区域、耗电量、测试性与良率共同一致的最佳化。今天,Galaxy Design Platform成为设计师的首选解决方案。随着科技的挑战不断倍增,尖端客户与Synopsys合作促成Galaxy Design Platform持续演进,并发展出IC Compiler,成为实体设计在效能与生产力方面的关键工具。   IC Compiler利用Synopsys在合成、时序、配置、绕线、蚀刻与验收上的核心技术,再配合实体设计的创新作法,提供高结果品质。这一代的解决方案将实体设计步骤整合为单一执行工具,但成效不明显,因为配置、时脉树合成与绕线,都是各自独立而不相关的步骤。除此之外,良率最佳化与时序验收(Sign-off)也还是独立的步骤。IC Compiler经过对最佳化、良率改善及时序/讯号完整性的创新,消除它们之间的鸿沟。IC Compiler的一项重要创新技术,是XPS技术。XPS延伸实体合成至完整配置与绕线,打破目前在这一代解决方案中,配置、时脉树与绕线之间的障碍。   Agere Systems设计平台群组的副总裁Jon Fields表示:“IC Compiler早期的结果让我们刮目相看,我们计划在90纳米生产设计试产时使用此工具。IC Compiler在较小芯片尺寸、较低功耗与试产紧密互相关联性的表现,证实自身超群的关键地位。”   推出时间   IC Compiler预计从2005年6月起,提供给业界作生产使用。
相关信息 TOP
新闻讯资|政策法规|会展信息|知识产权|项目申报|联系我们|网站地图|留言反馈